製品情報 : PCI Express 関連旧製品



統合開発パッケージ:
GPCIe Development Suite

GPCIe Development Suite (以下 GPCIe DS と表記します) は、当社開発の PCI Express IP コア GPCIe を中心に、PCI Express 機器開発を支援する各種 の回路データ、ソフトウェア、技術サポートなどをまとめた統合開発パッケー ジです。

本パッケージには IP コアやソフトウェアだけでなく、 コンサルティングと技術サポートが含まれます。 開発の際に生じる疑問や問題について、当社の技術スタッフが実際の開発経験 に裏打ちされた実践的なアドバイスを行います。このため初めての PCI Express 機器開発でも適切な設計を短期間で行えます。

本パッケージをご購入頂くと、

  • PCI や PCI-X 等のインタフェースから PCI Express へ速やかに移行できます。

    PCI Express 機器の開発には、PCI Express 規格の理解に加えて、用途に応じ た適切なデバイスの選定や、基板設計などにノウハウが必要となります。PCI Express 機器を初めて開発する場合には、これらのノウハウの蓄積にそれなり の期間を要する場合があります。そもそも PCI Express の膨大な規格のうち、 どの部分をどこまで理解する必要があるかを把握するまでにも相当の時間を要 することが予想されます。

    本パッケージに含まれるコンサルティングと技術サポートをご利用いただくと、 設計方針の選定やノウハウの蓄積に要する期間を大幅に短縮できます。

  • 必須な機能のみを実装することで、回路規模を抑えられます。

    PCI Express 規格では、必ずしもすべての機器に必要とは言えない多くの機能 が、実装必須と規定されています (電力管理、動的レーン幅変更、詳細なエラー 報告等)。PCI Express 規格に準拠した一般的な IP コアにはこれらの機能 がすべて搭載されているため、場合によっては不要な機能に回路資源を割かね ばならない状況が発生します。

    GPCIe は必要最小限の回路で最高の実効転送性能を得られるように最適化され た IP コアです。PCI Express 規格に完全には準拠しておらず、また完全準拠 を目標としていません。基本的な機能以外の機能は、用途に応じて追加実装す る方式を採ります。このため PCI Express 規格に完全準拠させる場合に比べ、 回路消費を抑えることが可能です。

  • 付属のソースコードを使用してユーザ独自の改変が可能です。

    本パッケージには GPCIe のソースコード (VHDL で記述) が付属しますので、 回路の一部を流用、あるいは参考に独自の改変を施し、独自のインタフェース を開発することが可能です。そのようなインタフェースの一例として、本パッ ケージには当社独自規格 GLink の IP が付属します。

    またソースコードにアクセスできるため、FPGA 組み込み型のロジックアナラ イザ (Altera 社 SignalTapII、Xilinx 社 ChipScope 等) を用いてIP コア内 部の挙動を観測することが可能です。例えば Flow Control バッファの利用率 や送受信用ステートマシンの状態を観測できます。観測結果は最適なリソース 配分や通信ボトルネックの理解に役立つでしょう。

  • 実効転送性能を極限までピーク性能に近づけられます。

    GPCIe は実効性能を重視して設計されており、そのまま使用するだけでも低レ イテンシ、高スループットの実効性能が得られます (参考:実測性能) が、接続先の機器の特性に合わせたカスタ マイズによってより一層の性能向上を得られるように、数多くのカスタマイズ 用パラメタが generic parameter として用意されています。たとえば 合計 12 種 (upstream/downstream, Posted/Non-Posted/Completion, header/body) の Flow Control バッファ サイズを generic parameter によって個別に調整可能です。

    さらに高度な最適化が必要な場合には、本パッケージに付属する GPCIe のソー スコードにユーザ自身が手を加えることも可能です。

GPCIe DS パッケージの内容

本パッケージには以下のものが含まれます。

PCI Express IP コア GPCIe の仕様

GPCIe は当社開発の PCI Express 2.0 (Gen2 対応) IP コアです。ユーザ自身 の設計した回路へ GPCIe を組み込むことで、PCI Express 2.0 プロトコルの 詳細に立ち入らずに他の PCI Express 2.0 デバイスとのインタフェースを実 現できます。

対応デバイス ○:対応済     △:実装済、動作未確認     -:非対応

実測性能


標準価格

1,890,000 円 (税・送料込み)。

関連情報

お客様の声

東京都 S 社 F 様

当社分析機器向けカードのインタフェースを PCI から PCI Express へ移行す るにあたって、KFCR 社の GPCIe と技術サポートを利用しました。

当社にとって PCI Express 機器の開発は初めての経験でしたが、設計段階から 詳しいアドバイスを頂き、スムースに開発をすすめられました。開発コストや、 要求性能、制約条件 (ソフトウェアには一切の変更を加えたくない、I/O 空 間のサポートが必須、など) を総合的に考慮したうえでの適切な設計方針選定 が、スムースな移行の決め手だったと思います。

製品開発後のアフターサービスにも感謝しています。製品の社内テスト中に、 いくつかの PC との間にいわゆる相性問題が発生しましたが、1 週間程度で迅 速に対応して頂きました。現在すべての PC から問題なく利用できています。

東京都 H 大学 D 様

当研究室で開発中の高速ネットワーク機器に KFCR 社の GPCIe を採用しまし た。IP コアにソースコードが付属することと、強力な技術サポートが採用の 決め手でした。

研究室レベルの開発では IP コアに独自の修正を加えたい場合も多く、また実 効速度について厳しい要求があるためホスト PC の特性に合わせた細かなチュー ニングが必要となります。このような用途にはソースコードが必須でした。

技術サポートについては、IP コアに関する質問だけでなく、基板設計や PC の chipset の挙動、デバイスドライバなどに関する質問ついても現場の技術 者が応対してくれるため、的確な回答が迅速に得られ、非常に助かっています。

PCI Express IP コア GPCIe 動作確認状況

動作確認済みの評価ボード

動作確認済みのチップセット

動作確認済みのマザーボード

動作確認済みの PC

* 一部のスロットが PCI Express 規格に準拠していない疑いがあります。日 本 HP 社へ問い合わせを行いましたが、回答を得られませんでした。

PCI Express IP コア GPCIe 評価ボード